



T.C.
BALIKESİR ÜNİVERSİTESİ
MÜHENDİSLİK FAKÜLTESİ
BİLGİSAYAR MÜHENDİSLİĞİ BÖLÜMÜ
BIL2214 Sayısal Tasarım Laboratuvarı

DENEY 12 TASARIM

DENEYİ YAPANIN	DEĞERLENDİRME	
Adı- Soyadı: Buğra Yalçın	Deney Notu:	/100
	Gecikme Notu: (Değerlendirme Notu X 0.5)	/100
Numarası: 202313709026	Rapor Notu : / 100	
Deney Tarihi: 14/05/2025	Değerlendiren:	
İmza:	İmza:	

Deney : Mod 6 Asenkron yukarı Sayıcı

Bu deneyin amacı, Tinkercad platformu kullanılarak Mod-6 (0'dan 5'e kadar sayan) bir asenkron sayıcı devresi tasarlamak, devrenin çalışma prensibini anlamak ve uygulamalı olarak gerçekleştirmektir.

Kullanılan Elemanlar

LM555 Entegresi, 10 kOhm direnç, 100 kOhm direnç, 10 μ F elektrolitik kondansatör, 100 nF kondansatör, 2 x 74HC73 (JK flip-flop), 74HC10(NAND Kapısı), 3 x 220 ohm, 3 x Led


Teorik Bilgiler Asenkron Sayıcılar

"Asenkron" kelimesi, "eş zamanlı olmayan" anlamına gelir. Asenkron sayıcılar, flip-flop'ların birbirini sırayla tetiklemesi nedeniyle bu şekilde adlandırılır. İlk flip-flop harici bir saat darbesiyle tetiklenirken, sonraki flip-flop'lar bir öncekinin çıkış sinyaline göre tetiklenir. Bu yapı, çıkışlar arasında gecikmelere neden olur.


Asenkron sayıcılar, tasarım açısından daha basit olup daha az donanım gerektirir. Ancak her flip-flop'un tetiklenmesi bir öncekinin çıkışına bağlı olduğundan, yayılım gecikmesi (propagation delay) birikerek artar ve çalışma hızı düşer. Bu durum, yüksek frekanslı uygulamalarda dezavantaj oluşturur.

Devre her saat darbesinde bir sonraki flip-flop'un tetiklenmesiyle yeni bir duruma geçer. Asenkron sayıcılar istenilen modda tasarlanabilir; yani sayma işlemi belirli bir sayıya kadar yapılabilir. Mod-N bir sayıcı tasarlandığında, N. durum elde edildiğinde geri besleme uygulanarak devre sıfırlanır ve sayım yeniden başlar.

Logic Diagram for 3- bit Up Counter:



Şekil-1. 3-bit asenkron ileri sayıcı devresi



Şekil-2. 3-bit asenkron ileri sayıcı devresinin çıkış sinyalleri


Asenkron Sayıcılarda Mod

Asenkron sayıcılarda **mod**, sayıcının alabileceği maksimum durum sayısını ifade eder. Sayıcının mod değeri, kullanılan flip-flop sayısına bağlı olarak belirlenir ve genellikle 2^n formülüyle hesaplanır; burada n , flip-flop sayısını temsil eder. Örneğin, 4 flip-flop kullanılarak tasarlanan bir sayıcı, $2^4 = 16$ farklı durumu temsil edebilir ve bu nedenle MOD-16 olarak adlandırılır. Ancak, sayıcılar maksimum durum sayısından daha az duruma sahip olacak şekilde de tasarlanabilir. Bu durumda, belirli bir sayma değerine ulaşıldığında sayıcı sıfırlanarak yeniden başlatılır. Örneğin, 4 flip-flop'lu bir yukarı sayıcı 0000'dan başlayarak 1111'e kadar sayar ve ardından tekrar 0000'a döner. Eğer bu sayıcı, 1001 (9) değerine ulaştığında sıfırlanacak şekilde tasarlanırsa, MOD-10 sayıcı elde edilmiş olur.

Mod 6 asenkron devre tasarımı

MOD-6 asenkron sayıcı tasarımı için 3 adet flip-flop yeterlidir, çünkü $2^3 = 8$ farklı durumu temsil edebilir. Ancak, MOD-6 sayıcıda yalnızca 6 durum (0'dan 5'e kadar) kullanılacaktır. Bu nedenle, sayıcı 6 (110) değerine ulaştığında sıfırlanmalıdır. Bu işlem, 110 durumunda çıkışların sıfırlanmasını sağlayacak bir geri besleme devresi eklenerek gerçekleştirilir. Bu sayede sayıcı, 0'dan başlayarak 5'e kadar sayar ve ardından tekrar 0'a döner, böylece MOD-6 sayıcı elde edilmiş olur.

	Q_2	Q_1	Q_0
Clock			
0	0	0	0
1	0	0	1
2	0	1	0
3	0	1	1
4	1	0	0
5	1	0	1
6	0	0	0
7	0	0	1
8	0	1	0
9	0	1	1
10	1	0	0




Şekil-3. MOD - 6 sayıcı durum diyagramı

Bu sayıcılarda, sayma işlemini herhangi bir değerden döndürmenin en pratik yolu flip-flop'ların CLEAR girişlerini kullanmaktır. Flip-floplarda Clear ucuna uygulanan sinyalin Q çıkışını 0 yapmaktadır.

MOD - 6 sayıcı için:

- Üç flip-flop gereklidir. JK flip-flop'da, J ve K girişleri lojik 1 olmalıdır.
- Sayma 0'dan 5'e kadardır. 6 olduğunda çıkış 0 olmalıdır.
- Onluk 6 = $(110)_2$, sıfırlama = $C' B' A$
- Birler NAND'in girişleri yapılır ve NAND'in çıkışı CLR'a bağlanır.




Şekil-4. MOD-6 asenkron ileri sayıcı devresi

Şekil 4'te görüldüğü gibi sayıcıyı oluşturan flip-flop'ların Clear (CLR) girişleri birleştirilmiş ve bu noktaya C ve B flip-flop'larının çıkışları bir NAND (VEDEĞİL) kapısından geçirilerek bağlanmıştır. Devre normal saymasını sürdürürken C ve B flip-flop'larının her ikisinin çıkışı birden lojik 1 olduğu anda (sayıcı çıkışı 110 olduğunda) VEDEĞİL kapısı çıkışında lojik 0 seviyesi oluşur ve bu sinyal flipflop'ların ortak Clear ucuna uygulanmış olacağı için bütün flip-flop'ların çıkışlarını 0 yapar. Böylece çıkış 110 olduğu anda tekrar 000'a döner. Bu şekilde sayıcı 000'dan 101'e kadar saymış olur.

Simulasyon Sonuçları

Deney linki :<https://www.tinkercad.com/things/3ygluW01cFi-202313709026bugrayalcin>



Şekil-5. MOD-6 asenkron ileri sayıcı tinkercad devresi

Simülasyon Tinkercad platformunda gerçekleştirilmiştir. Devreye ait JK flip-flop'lar, manuel saat darbesi (pulse) ile tetiklenmiş, çıkışlar LED'ler aracılığıyla gözlemlenmiştir. Her clock darbesinde sayıcı bir sonraki duruma geçmiştir.

Flip-flop çıkışları şu sırayla değişmiştir:

00 → 001 → 010 → 011 → 100 → 101 → (110 → RESET) → 000 ...

6. durum olan 110 (Q2=1, Q1=1, Q0=0) elde edildiğinde, çıkışlar sıfırlanacak şekilde geri besleme devresi aktif hale gelmiş ve sayıcı tekrar 000 durumuna dönmüştür. Bu şekilde sayıcı, 0 ile 5 arasında döngüsel olarak çalışmıştır.

Her LED bir flip-flop çıkışına bağlandığından, LED'lerin yanma durumları sayesinde sayım adımları kolaylıkla izlenebilmiştir. Devrenin çalışması teorik beklentilerle uyumludur. Gözlemlenen tüm geçişler düzgün şekilde gerçekleşmiştir ve herhangi bir kararsız durum gözlemlenmemiştir.

Değerlendirme Soruları

- Yukarı / Aşağı sayıcı olarak hangisini tasarladın? Tam tersi olsaydı devrede neleri değiştirmen gerekirdi?

Tasarlanan devre Yukarı (Up) sayıcı olarak çalışmaktadır. Flip-flop'ların saat girişleri bir önceki flip-flop'un Q çıkışına bağlanmıştır. Eğer devre Aşağı (Down) sayıcı olarak taslansaydı, flip-flop'ların saat girişleri bu kez bir önceki flip-flop'un $\bar{Q}$ (inverted Q) çıkışına bağlanmalıydı. Bu şekilde sayım ters yönde ilerlerdi.

- Sadeleştirme için hangi yöntemi kullandın? Başka yöntemler kullanılabilir miydi?

Bu devrede, hazır JK flip-flop'lar kullanıldığı ve asenkron yapı kurulduğu için detaylı bir sadeleştirme yapılmamıştır. Ancak sayıcı devresi senkron olarak taslansaydı, giriş fonksiyonlarını sadeleştirmek için Karno Haritası (K-Map) yöntemi sadeleştirme için kullanılabilecek bir yöntemdir.

- Tasarladığın devreyi yada benzerlerini güncel hayat da hangi ortamlarda görebiliriz, araştırıp yazınız.

Sayıcı devreler, özellikle dijital saatler, trafik lambası sistemleri, mikrodalga fırınlar, asansör kat göstergeleri, üretim hattı sayaçları ve şifreleme sistemleri gibi birçok elektronik cihazda kullanılmaktadır.

Asenkron sayıcılar genellikle daha basit, düşük maliyetli ve hızın kritik olmadığı sistemlerde tercih edilir. Bu nedenle endüstriyel sayaçlar, skor tabelaları ve benzeri uygulamalarda yaygın olarak yer alır.

Kaynakça

KMÜ Sayısal Elektronik II Deney 5:

<https://dosya.kmu.edu.tr/eemuh/userfiles/files/Laboratuvarlar/Say%C4%B1sal%20Elektronik2/Say%C4%B1sal%20Elektronik-II%20Deney5.pdf>

Devreyakan - MOD Sayıcı Nedir?:

<https://devreyakan.com/mod-sayici-mod-counter/>

Tuncay UZUN - Deney 6: Asenkron Sayıcılar:

https://www.tuncayuzun.com/LDT_PDF/LDTLAB/deney_6.pdf

Ankara Üniversitesi Açık Ders – Sayıcılar

<https://acikders.ankara.edu.tr/mod/resource/view.php?id=128178>

MEGEP - Sayıcılar ve Kaydediciler Modülü

https://megep.meb.gov.tr/mte_program_modul/moduller_pdf/Kaydediciler.pdf